PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-358295

(43) Date of publication of application: 26.12.2001

(51)Int.CI.

H01L 27/04 H01L 21/822

(21)Application number : 2000-177935

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

14.06.2000

(72)Inventor: NAKATANI TOSHIBUMI


ANDO TOSHIAKI SAKAKURA MAKOTO

(54) VARACTOR AND INTEGRATED CIRCUIT INCORPORATING IT

(57) Abstract:

PROBLEM TO BE SOLVED: To overcome the problem such that parasitic resistance in a wiring layer increases and the power loss of a high-frequency signal increase in a conventional configuration.

SOLUTION: A second silicon layer of a different conductivity type from that of a first silicon layer is formed on the upper layer of the first silicon layer, the first silicon layer is taken out upward close to the second silicon layer, the take-out part of the first silicon layer is connected to an upper wiring layer, and an isolation layer that is mainly composed of silicon oxide for isolating the first silicon layer and another adjacent device is formed at the lower portion of the wiring layer excluding the take-out part of the first silicon layer, thus changing the voltage between the first silicon layer and the second silicon layer.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-358295 (P2001-358295A)

(43) 公開日 平成13年12月26日(2001.12.26)

(51) Int.Cl.7

觀別記号

FΙ

テーマコート*(参考)

H01L 27/04 21/822 H01L 27/04

C 5F038

審査請求 未請求 請求項の数7 OL (全 8 頁)

(21)出願番号

(22)出願日

特願2000-177935(P2000-177935)

平成12年6月14日(2000.6.14)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 中谷 俊文

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 安藤 敏晃

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)


最終頁に続く

(54) 【発明の名称】 可変容量素子および可変容量素子内蔵集積回路

(57)【要約】

【課題】 従来の構成では、配線層における寄生抵抗が 増え、高周波信号の電力損失が大きくなるという課題を 有していた

【解決手段】 第1のシリコン層の上層に前記第1のシリコン層とは異なる導電型の第2のシリコン層が形成され、前記第1のシリコン層が前記第2のシリコン層に近接して上方に取り出され、前記第1のシリコン層の取り出し部が上方の配線層と接続され、前記第1のシリコン層の取り出し部を除く前記配線層の下方に前記第1のシリコン層と隣接する他素子とを分離する主に酸化シリコンで構成される分離層が形成され、前記第1のシリコン層と前記第2のシリコン層との間の電圧を変化させる。



【特許請求の範囲】

【請求項1】シリコン基板の上層に前記シリコン基板層 とは異なる導電型の第1のシリコン層が形成され、前記 第1のシリコン層の上層に前記第1のシリコン層とは異 なる導電型の第2のシリコン層が形成され、前記第1の シリコン層が前記第2のシリコン層に近接して上方に取 り出され、前記第1のシリコン層の取り出し部が上方の 配線層と接続され、前記第1のシリコン層の取り出し部 を除く前記配線層の下方に前記第1のシリコン層と隣接 する他素子とを分離する主に酸化シリコンで構成される 10 分離層が形成され、前記第1のシリコン層と前記第2の シリコン層との間の電圧を変化させることによって前記 第1のシリコン層と前記第2のシリコン層との間の容量 値を変化させることを特徴とする可変容量素子。

【請求項2】前記第2のシリコン層が長方形またはそれ に類似した形状であり、前記第1のシリコン層が前記第 2のシリコン層の長辺の一方側より取り出されているこ とを特徴とする請求項1記載の可変容量素子。

【請求項3】前記第2のシリコン層が長方形またはそれ に類似した形状であり、前記第1のシリコン層が前記第 20 2のシリコン層の長辺の両側より取り出されていること を特徴とする請求項1記載の可変容量素子。

【請求項4】前記第2のシリコン層が長方形またはそれ に類似した形状であり、さらに前記第2のシリコン層が その長辺側が相対する形で2つ設置され、相対する前記 第2のシリコン層の間より前記第1のシリコン層が取り 出されていることを特徴とする請求項1記載の可変容量 素子。

【請求項5】前記第2のシリコン層が長方形またはそれ に類似した形状であり、さらに前記第2のシリコン層が 30 その長辺側が相対する形で複数設置され、相対する前記 第2のシリコン層の間より前記第1のシリコン層がそれ ぞれ取り出されていることを特徴とする請求項1記載の 可変容量素子。

【請求項6】前記シリコン基板と前記第1のシリコン層 間に埋込酸化膜層を備えたことを特徴とする請求項1~ 5のいずれかに記載の可変容量素子。

【請求項7】請求項1~6のいずれかに記載の第1、2 の可変容量素子の前記第1のシリコン層が互いに接続さ れ、前記第1、2の可変容量素子の前記第2のシリコン 40 層が第1、2の共振用コンデンサを介して第1、2のト ランジスタのベースにそれぞれ接続され、前記第1、2 のトランジスタのエミッタは第1、2の出力端子にそれ ぞれ接続され、前記第1、第2のトランジスタのコレク タは互いに接続され、共振用コイルは前記第1、2の可 変容量素子の前記第2のシリコン層間に挿入され、第 2、3の共振用コンデンサは前記第1、2のトランジス タのエミッタ・ベース間にそれぞれ挿入され、第4の共 振用コンデンサは前記第1、2のトランジスタのエミッ 夕間に挿入され、前記可変容量素子の容量値を変化させ 50 【0007】

ることによって出力信号の周波数が変化する発振回路と して動作することを特徴とする可変容量素子内蔵集積回

2

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、可変容量素子、特 に高周波回路に用いられる集積回路内蔵の可変容量素子 に関する。

[0002]

【従来の技術】近年、携帯電話などの移動体通信市場の 発展に伴い、回路の小型化、低コスト化などを目的とし て、インダクタ、キャパシタなど従来は単独部品であっ た素子のIC集積化が重要となっている。このような素 子の1つに可変容量素子がある。可変容量素子は、発振 回路の発振周波数を変化させる用途などに用いられる。

【0003】図6は、従来のIC上に構成された可変容

量素子の構成例を示す。同図において、601はp型シ リコン基板、602はn型埋込電極層、603はn型コ レクタ層、604はp型ベース層、605はp型電極 層、606はn型電極層、607、608はビア、60 9、610は配線層、611、612はディープトレン チ、613、614、615はLOCOSである。n型 埋込電極層602は異なる導電型であるp型シリコン基 板601の上層に形成され、n型コレクタ層603はn 型埋込電極層602の上層に形成され、p型ベース層6 04はn型コレクタ層603の上層に形成され、p型電 極層605はp型ベース層604上層に形成される。配 線層609はp型電極層605の上方に形成され、両者 は1つまたは複数のビア607を介して接続される。

【0004】また、n型埋込電極層602は上方に引き 出され、その上層にn型電極層606が形成される。配 線層610はn型電極層606の上方に形成され、両者 は1つまたは複数のビア608を介して接続される。n 型埋込電極層602、n型コレクタ層603、p型ベー ス層604はディープトレンチ611、612より隣接 する素子と分離され、p型電極層605、n型電極層6 06はLOCOS613~615により、互いどうしも しくは隣接素子の電極層と分離される。

【0005】配線層609と配線層610の間の電位差 を変化させることにより、p型ベース層604とn型コ レクタ層603間のpn接合の空乏層厚が変化する。こ れにより、配線層609と配線層610の間の容量値が 変化する可変容量素子として動作する。また、n型埋込 電極層602とシリコン基板601の間はpn接合の空 乏層により分離されている。

【0006】同様の可変容量素子が、バイポーラトラン ジスタのエミッタとベース間のpn接合またはp-ch MOS FETのドレインもしくはソースとn型ウェ ル層間のpn接合を用いて構成されることもある。

111、112はディープトレンチ、113、114、 115はLOCOSである。

【発明が解決しようとする課題】上記の構成ではn型埋 込電極層602とp型シリコン基板601の間が空乏層 により分離されているが、両者の間の寄生容量が十分に 小さくならない。そのため、n型埋込電極層602に高 周波信号が流れる場合、その一部が p型シリコン基板 6 01に流れ込み、電力損失が生じる。またp型シリコン 基板601において生じた雑音がn型埋込電極層602 に流れ込み、高周波信号に重畳される。それに対しn型 埋込電極層602とp型シリコン基板601の間の寄生 容量を低減する方法として、配線層610を細くしn型 10 して接続される。 電極層606の取り出し部の面積を小さくすることによ り、n型埋込電極層602とP型シリコン基板601の 接する面積を低減するということが考えられる。しかし ながら、その場合には配線層610における寄生抵抗が 増え、高周波信号の電力損失が大きくなるという課題を 有していた。

【0008】本発明は上記問題点に鑑み、配線層におけ る寄生抵抗を増やすことなく対基板浮遊容量を低減した 可変容量素子を提供することを目的とする。

[0009]

【課題を解決するための手段】本発明では、上述の目的 を達成するために、次のような構成をとる。

【0010】すなわち、本発明の可変容量素子は、シリ コン基板の上層に前記シリコン基板層とは異なる導電型 の第1のシリコン層が形成され、前記第1のシリコン層 の上層に前記第1のシリコン層とは異なる導電型の第2 のシリコン層が形成され、前記第1のシリコン層が前記。 第2のシリコン層に近接して上方に取り出され、前記第 1のシリコン層の取り出し部が上方の配線層と接続さ れ、前記第1のシリコン層の取り出し部を除く前記配線 30 p型シリコン基板101とn型埋込電極層102の接す 層の下方に前記第1のシリコン層と隣接する他素子とを 分離する主に酸化シリコンで構成される分離層が形成さ れ、前記第1のシリコン層と前記第2のシリコン層との 間の電圧を変化させることによって前記第1のシリコン 層と前記第2のシリコン層との間の容量値を変化させる ものである。

【0011】本発明によれば、前記配線層の下方に酸化 シリコンの分離層を形成することによって前記配線層の 抵抗を増やすことなく前記第1のシリコン層と前記シリ できる。

[0012]

【発明の実施の形態】以下、図面によって本発明の実施 の形態について詳細に説明する。

【0013】 (実施の形態1) 図1は、本発明の実施の 形態1における可変容量素子の構成を示したものであ る。同図において、101はp型シリコン基板、102 はn型埋込電極層、103はn型コレクタ層、104は p型ベース層、105はp型電極層、106はn型電極 層、107、108はピア、109、110は配線層、

【0014】n型埋込電極層102は異なる導電型であ るp型シリコン基板101の上層に形成され、n型コレ クタ層103はn型埋込電極層102の上層に形成さ れ、p型ベース層104はn型コレクタ層103の上層 に形成され、p型電極層105はp型ベース層104上 層に形成される。配線層109はp型電極層105の上 方に形成され、両者は1つまたは複数のビア107を介

【0015】また、n型埋込電極層102は上方に引き 出され、その上層にn型電極層106が形成される。配 線層110はp型電極層106の上方に形成され、両者 は1つまたは複数のビア108を介して接続される。さ らに、n型電極層106、ビア108、配線層110 は、ディープトレンチ112およびLOCOS114の 上方に渡って形成される。n型埋込電極層102、n型 コレクタ層103、p型ベース層104はディープトレ ンチ111、112より隣接する素子と分離され、p型 20 電極層105、n型電極層106はLOCOS113~ 115により、互いどうしもしくは隣接素子の電極層と 分離される。

【0016】ここで、仮に本発明の実施の形態1の配線 層と従来例の配線層109、110の線幅、線長が同じ であると仮定した場合、本発明の実施の形態1は従来例 と比較して配線層110における寄生抵抗は増えない。 しかしながら、配線層110の下方にディープトレンチ 112を1つまたは複数配置し、それにあわせてLOC OS114も配線層110の下方に広げることにより、 る面積を低減でき、その結果p型シリコン基板101と n型埋込電極層102との間の寄生容量を低減すること が可能となる。ここで、n型埋込電極層102とn型電 極層106のコンタクトの面積が従来例と比較して小さ くなり、その結果コンタクト部の寄生抵抗が大きくなる が、この寄生抵抗は配線層110における寄生抵抗など と比較して十分小さいため、可変容量素子全体としての 特性劣化には寄与しない。

【0017】このような構成により、寄生抵抗を増やす コン基板との間の浮遊容量の小さい可変容量素子を実現 40 ことなく対基板寄生容量を低減した可変容量素子が実現 できる。

> 【0018】なお、本発明の他の実施の形態として、L OCOS113~115の代わりにシャロートレンチを 用いてもよい。

> 【0019】また、本発明の他の実施の形態として、n 型コレクタ層103の代わりにn型ウェル層を、p型ベ ース層104の代わりにp型ドレイン層もしくはp型ソ ース層を用いてもよい。

【0020】また、本発明の他の実施の形態として、p 50 型シリコン基板 101の代わりにシリコン酸化膜が p型

用いてもよい。

5 シリコン層の上層に形成されたSOI基板を用いてもよ

【0021】 (実施の形態2) 図2は、本発明の実施の 形態2における可変容量素子の構成を示したものであ る。同図において、201はp型シリコン基板、202 はn型埋込電極層、203はn型コレクタ層、204は p型ベース層、205はp型電極層、206、207は n型電極層、208~210はビア、211、212は 配線層、213、214はディープトレンチ、215~ 218はLOCOSである。

【0022】n型埋込電極層202は異なる導電型であ るp型シリコン基板201の上層に形成され、n型コレ クタ層203はn型埋込電極層202の上層に形成さ れ、p型ベース層204はn型コレクタ層203の上層 に形成され、p型電極層205はp型ベース層204上 層に形成される。配線層211はp型電極層205の上 方に形成され、両者は1つまたは複数のビア208を介 して接続される。

【0023】また、n型埋込電極層202は左右より上 方に引き出され、その上層に n 型電極層 2 0 6 、 2 0 7 が形成される。配線層212はn型電極層206、20 7の上方にそれぞれ形成され、両者は1つまたは複数の ビア209、210を介してそれぞれ接続される。さら に、n型電極層206、ビア209、配線層212は、 ディープトレンチ213およびLOCOS215の上方 に渡って形成され、n型電極層207、ビア210、配 線層212は、ディープトレンチ214およびLOCO S216の上方に渡って形成される。

【0024】また、n型埋込電極層202はディープト 型電極層205、n型電極層206、207はLOCO S215~218により、互いどうしもしくは隣接素子 の電極層と分離される。

【0025】本発明の実施の形態2の可変容量素子は、 2つの本発明の実施の形態1の可変容量素子の片方を左 右反転させ、さらにベース層の取り出し側で両者を接続 した構成となっている。本発明の実施の形態1の可変容 量素子を2つ分の容量値が必要な回路において、本発明 の実施の形態2の可変容量素子を用いることにより、本 比較して、2つの素子間にトレンチが必要でないため、 さらに素子全体の占有面積を低減できる。集積回路にお いて同じ機能を持つ回路をより面積の小さいチップで実 現することはコスト削減につながるため、素子1つの占 有面積を減らすことは非常に重要である。

【0026】このような構成により、寄生抵抗を増やす ことなく対基板寄生容量を低減しかつ占有面積の小さい 可変容量素子が実現できる。

【0027】なお、本発明の他の実施の形態として、し OCOS215~218の代わりにシャロートレンチを 50 場合と比較して、2つの索子間のトレンチを減らせるた

【0028】また、本発明の他の実施の形態として、n 型コレクタ層203の代わりにn型ウェル層を、p型ベ ース層204の代わりにp型ドレイン層もしくはp型ソ ース層を用いてもよい。

【0029】また、本発明の他の実施の形態として、p 型シリコン基板201の代わりにシリコン酸化膜がp型 シリコン層の上層に形成されたSOI基板を用いてもよ

10 【0030】 (実施の形態3) 図3は、本発明の実施の 形態3における可変容量素子の構成を示したものであ る。同図において、301はp型シリコン基板、30 2、303はn型埋込電極層、304、305はn型コ レクタ層、306、307はp型ベース層、308、3 09はp型電極層、310はn型電極層、311~31 3はビア、314、315は配線層、316~318は ディープトレンチ、319~323はLOCOSであ

【0031】n型埋込電極層302、303は異なる導 20 電型であるp型シリコン基板301の上層に形成され、 n型コレクタ層304、305はn型埋込電極層30 2、303の上層にそれぞれ形成され、p型ベース層3 06、307はn型コレクタ層304、305の上層に それぞれ形成され、p型電極層308、309はp型ベ ース層306、307上層にそれぞれ形成される。配線 層314はp型電極層308、309の上方に形成さ れ、両者は1つまたは複数のビア311、312を介し てそれぞれ接続される。

【0032】また、n型埋込電極層302、303はn レンチ213、214より隣接する素子と分離され、p 30 型コレクタ層304、305の間より上方に引き出さ れ、その上層に n 型電極層 3 1 0 が形成される。配線層 315はn型電極層310の上方に形成され、両者は1 つまたは複数のビア313を介して接続される。さら に、n型電極層310、ピア313、配線層315は、 ディープトレンチ316およびLOCOS319の上方 に渡って形成される。

【0033】また、n型埋込電極層302、303、n 型コレクタ層304、305、p型ベース層306、3 07はディープトレンチ317、318より隣接する素 発明の実施の形態1の可変容量素子を2つ並べた場合と 40 子と分離され、p型電極層308、309、n型電極層 310はLOCOS320~323により、互いどうし もしくは隣接素子の電極層と分離される。

> 【0034】本発明の実施の形態3の可変容量素子は、 2つの本発明の実施の形態1の可変容量素子の片方を左 右反転させ、さらにn型埋込電極層の取り出し側で両者 を接続した構成となっている。本発明の実施の形態1の 可変容量素子を2つ分の容量値が必要な回路において、 本発明の実施の形態3の可変容量素子を用いることによ り、本発明の実施の形態1の可変容量素子を2つ並べた

め、本発明の実施の形態3の可変容量素子と同様に素子 全体の占有面積を低減できる。

【0035】このような構成により、寄生抵抗を増やす ことなく対基板寄生容量を低減しかつ占有面積の小さい 可変容量素子が実現できる。

【0036】なお、本発明の他の実施の形態として、L OCOS319~323の代わりにシャロートレンチを 用いてもよい。

【0037】また、本発明の他の実施の形態として、n 型コレクタ層304、305の代わりにn型ウェル層 を、p型ベース層306、307の代わりにp型ドレイ ン層もしくはp型ソース層を用いてもよい。

【0038】また、本発明の他の実施の形態として、p 型シリコン基板301の代わりにシリコン酸化膜がp型 シリコン層の上層に形成されたSOI基板を用いてもよ い。

【0039】 (実施の形態4) 図4は、本発明の実施の 形態4における可変容量素子の構成を示したものであ る。同図において、401~403はp型電極層、40 る。配線層407はp型電極層401~403の上方に 形成され、配線層408はn型電極層404~406の 上方に形成される。

【0040】本発明の実施の形態4における可変容量素 子は、3つ以上の本発明の実施の形態1における可変容 **量素子を本発明の実施の形態2および本発明の実施の形** 態3と同様の構造で交互に接合された構成となってい る。本発明の実施の形態1における可変容量素子は寄生 抵抗を小さくするため、通常細長い形状となる。しかし ながら、集積回路に用いる場合、素子の形状は正方形に 近い方がレイアウトが容易となる。本発明の実施の形態 4における可変容量素子は、図4に示すように1組のp 型電極層およびn型電極層は細長い形状をしているが、 全体として正方形に近いレイアウトとなっている。

【0041】このような構成により、寄生抵抗を増やす ことなく正方形に近いレイアウトの可変容量素子が実現 できる。

【0042】 (実施の形態5) 図5は本発明の実施の形 態5における可変容量内蔵集積回路の構成を示す回路図 において501、502は本発明の実施の形態1~4に 示す可変容量素子、503、504、505、506は バイポーラトランジスタ、507は共振用コイル、50 8~512は共振用コンデンサ、513~517はチョ ークコイル、518~523は結合コンデンサ、524 ~533は抵抗である。

【0043】第1の出力端子1は、結合コンデンサ52 2を介してバイポーラトランジスタ505のコレクタ端 子に接続され、バイポーラトランジスタ505のベース 端子は、結合コンデンサ520を介してバイポーラトラ *50* 変容量素子を用いることにより、雑音の低い発振回路を

ンジスタ503のエミッタ端子に接続され、バイポーラ トランジスタ503のベース端子は、共振用コンデンサ 511を介して共振用コイル507の端子5に接続され る。

【0044】第2の出力端子2は、結合コンデンサ52 3を介してバイポーラトランジスタ506のコレクタ端 子に接続され、バイポーラトランジスタ506のベース 端子は、結合コンデンサ521を介してバイポーラトラ ンジスタ504のエミッタ端子に接続され、バイポーラ 10 トランジスタ504のベース端子は共振用コンデンサ5 12を介して共振用コイル507の端子6に接続され る。共振用コイルの端子5は、結合コンデンサ518を 介して可変容量素子501のベース端子に接続され、共 振用コイルの端子6は、結合コンデンサ519を介して 可変容量素子502のベース端子に接続される。

【0045】電圧制御端子4は、チョークコイル513 を介して可変容量素子501、502のコレクタ端子に 接続される。可変容量素子501のベース端子は、チョ ークコイル514を介して接地され、可変容量素子50 4~406はn型電極層、407、408は配線層であ 20 2のベース端子は、チョークコイル515を介して接地 される。共振用コンデンサ508は、バイポーラトラン ジスタ503のエミッタ端子とバイポーラトランジスタ 504のエミッタ端子の間に挿入され、共振用コンデン サ509は、バイポーラトランジスタ503のエミッタ 端子とコレクタ端子の間に挿入され、共振用コンデンサ 510は、バイポーラトランジスタ504のエミッタ端 子とコレクタ端子の間に挿入される。

> 【0046】パイポーラトランジスタ503、504の コレクタ端子は、バイポーラトランジスタ505、50 30 6のエミッタ端子に接続される。バイポーラトランジス タ505のコレクタ端子は、チョークコイル516を介 して電源端子3に接続され、バイポーラトランジスタ5 06のコレクタ端子は、チョークコイル517を介して 電源端子3に接続される。バイポーラトランジスタ50 3のベース端子は、抵抗526を介して電源端子3に接 続され、抵抗524を介して接地される。

【0047】バイポーラトランジスタ504のベース端 子は抵抗527を介して電源端子3に接続され、抵抗5 25を介して接地される。バイポーラトランジスタ50 であり、発振回路への応用例を示したものである。同図 40 3のエミッタ端子は、抵抗528を介して接地される。 バイポーラトランジスタ504のエミッタ端子は、抵抗 529を介して接地される。バイポーラトランジスタ5 05のベース端子は、抵抗532を介して電源端子3に 接続され、抵抗530を介して接地される。パイポーラ トランジスタ506のベース端子は抵抗533を介して 電源端子3に接続され、抵抗531を介して接地され

> 【0048】このような構成で、出力信号の周波数を変 える可変容量素子として本発明の実施の形態1~4の可

実現できる。

【0049】なお、本回路はコレクタ接地コルピッツ型 バランス発振回路であるが、ベース接地コルピッツ型バ ランス発振回路でも同様の効果を実現することが可能で ある。

9

[0050]

【発明の効果】以上のように本発明によれば、配線層に おける寄生抵抗を増やすことなく対基板浮遊容量を低減 した可変容量素子が実現できる。

【0051】また、本発明によれば、占有面積の小さい 10 07, 408, 609, 610 配線層 可変容量素子が実現できる。

【図面の簡単な説明】

【図1】本発明の実施の形態1の可変容量素子の上面図 および断面図

【図2】本発明の実施の形態2の可変容量素子の上面図 および断面図

【図3】本発明の実施の形態3の可変容量素子の上面図 および断面図

【図4】 本発明の実施の形態4の可変容量素子の上面図

【図5】本発明の実施の形態5の可変容量素子内蔵集積 20 508,509,510,511,512 共振用コン 回路の構成図

【図6】従来の可変容量素子の上面図および断面図 【符号の説明】

101, 201, 301, 601 p型シリコン基板 102, 202, 302, 303, 602 n型埋込電

103, 203, 304, 305, 603 n型コレク 夕層

104, 204, 306, 307, 604 p型ベース

105, 205, 308, 309, 401, 402, 4 03,605 p型電極層

106, 206, 207, 310, 404, 405, 4 06,606 n型電極層

107, 108, 208, 209, 210, 311, 3 12, 313, 607, 608 ビア

109, 110, 211, 212, 314, 315, 4

111, 112, 213, 214, 316, 317, 3 18, 611, 612ディープトレンチ

113, 114, 11.5, 215, 216, 217, 2 18, 319, 320, 321, 322, 323, 61 3, 614, 615 LOCOS

501,502 実施の形態1~4の可変容量素子

503, 504, 505, 506 バイポーラトランジ

507 共振用コイル


デンサ

513, 514, 515, 516, 517 チョークコ イル


518, 519, 520, 521, 522, 523 結 合コンデンサ


524, 525, 526, 527, 528, 529, 5 30,531,532,533 抵抗


【図2】




【図3】











フロントページの続き

(72)発明者 坂倉 真 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 F ターム(参考) 5F038 AC05 AC06 AC07 AC12 CA02 CA05 CA09 CA16